TY - JOUR
T1 - 一种基于FPGA的低功耗高速解码器设计
AU - Zhou, Songjiang
AU - Li, Shengchen
AU - Liu, Ming
PY - 2018/4/1
Y1 - 2018/4/1
N2 - 针对传统编解码算法复杂度高,不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统.该系统实现了字符的编解码,同时可被应用于各种多媒体信息的编解码.通过ModelSim仿真,Xilinx ISE实现后进行硬件实测,对计算精度,资源消耗,计算速度和功耗等进行分析.实验测试结果表明,所设计的解码器能够正确完成数据解码功能,算法简洁高效,扩展能力强,系统具有低功耗,速度快等特点,可广泛应用于各种低功耗,便携式产品.
AB - 针对传统编解码算法复杂度高,不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统.该系统实现了字符的编解码,同时可被应用于各种多媒体信息的编解码.通过ModelSim仿真,Xilinx ISE实现后进行硬件实测,对计算精度,资源消耗,计算速度和功耗等进行分析.实验测试结果表明,所设计的解码器能够正确完成数据解码功能,算法简洁高效,扩展能力强,系统具有低功耗,速度快等特点,可广泛应用于各种低功耗,便携式产品.
U2 - 10.16157/j.issn.0258-7998.173486
DO - 10.16157/j.issn.0258-7998.173486
M3 - 文章
SN - 0258-7998
SP - 27
EP - 32
JO - Application of Electronic Technique
JF - Application of Electronic Technique
ER -